MC74HC164AFR2 - ON Semiconductor

 Semiconductor Components Industries, LLC, 2000

March, 2000 – Rev. 1 1Publication Order Number:

MC74HC164A/D

MC74HC164A

8-Bit Serial-Input/

Parallel-Output Shift

Register

High–Performance Silicon–Gate CMOS

The MC74HC164A is identical in pinout to the LS164. The device

inputs are compatible with standard CMOS outputs; with pullup

resistors, they are compatible with LSTTL outputs.

The MC74HC164A is an 8–bit, serial–input to parallel–output shift

register. Two serial data inputs, A1 and A2, are provided so that one

input may be used as a data enable. Data is entered on each rising edge

of the clock. The active–low asynchronous Reset overrides the Clock

and Serial Data inputs.

•Output Drive Capability: 10 LSTTL Loads

•Outputs Directly Interface to CMOS, NMOS, and TTL

•Operating Voltage Range: 2 to 6 V

•Low Input Current: 1 µA

•High Noise Immunity Characteristic of CMOS Devices

•In Compliance with the Requirements Defined by JEDEC Standard

No. 7A

•Chip Complexity: 244 FETs or 61 Equivalent Gates

LOGIC DIAGRAM

PIN 14 = VCC

PIN 7 = GND

3QA

4

5

6

10

11

12

13

QB

QC

QD

QE

QF

QG

QH

PARALLEL

DATA

OUTPUTS

9

RESET

CLOCK 8

SERIAL

DATA

INPUTS

A1

A2

1

2DATA

FUNCTION TABLE

Inputs Outputs

Reset Clock A1 A2 QAQB…QH

LXXXLL…L

H X X No Change

HHDDQ

An …QGn

HDHDQ

An …QGn

D = data input

QAn – QGn = data shifted from the preceding

stage on a rising edge at the clock input.

Device Package Shipping

ORDERING INFORMATION

MC74HC164AN PDIP–14 2000 / Box

MC74HC164AD SOIC–14

http://onsemi.com

55 / Rail

MC74HC164ADR2 SOIC–14 2500 / Reel

MARKING

DIAGRAMS

A = Assembly Location

WL or L = Wafer Lot

YY or Y = Year

WW or W = Work Week

MC74HC164ADT TSSOP–14 96 / Rail

MC74HC164ADTR2 TSSOP–14 2500 / Reel

TSSOP–14

DT SUFFIX

CASE 948G

HC

164A

ALYW

1

14

1

14

PDIP–14

N SUFFIX

CASE 646 MC74HC164AN

AWLYYWW

SOIC–14

D SUFFIX

CASE 751A

1

14

HC164A

AWLYWW

PIN ASSIGNMENT

11

12

13

14

8

9

105

4

3

2

1

7

6

QE

QF

QG

QH

VCC

CLOCK

RESET

QB

QA

A2

A1

GND

QD

QC

MC74HC164A

http://onsemi.com

2

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

MAXIMUM RATINGS*

ÎÎÎÎ

Symbol

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Parameter

ÎÎÎÎÎ

Value

ÎÎÎ

Unit

ÎÎÎÎ

VCC

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

DC Supply Voltage (Referenced to GND)

ÎÎÎÎÎ

– 0.5 to + 7.0

ÎÎÎ

V

ÎÎÎÎ

Vin

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

DC Input Voltage (Referenced to GND)

ÎÎÎÎÎ

– 0.5 to VCC + 0.5

ÎÎÎ

V

ÎÎÎÎ

Vout

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

DC Output Voltage (Referenced to GND)

ÎÎÎÎÎ

– 0.5 to VCC + 0.5

ÎÎÎ

V

ÎÎÎÎ

Iin

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

DC Input Current, per Pin

ÎÎÎÎÎ

±20

ÎÎÎ

mA

ÎÎÎÎ

Iout

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

DC Output Current, per Pin

ÎÎÎÎÎ

±25

ÎÎÎ

mA

ÎÎÎÎ

ICC

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

DC Supply Current, VCC and GND Pins

ÎÎÎÎÎ

±50

ÎÎÎ

mA

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

PD

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Power Dissipation in Still Air, Plastic DIP†

SOIC Package†

TSSOP Package†

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

750

500

450

ÎÎÎ

Î

ÎÎÎ

mW

ÎÎÎÎ

Tstg

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Storage Temperature

ÎÎÎÎÎ

– 65 to + 150

ÎÎÎ

_

C

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

TL

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Lead Temperature, 1 mm from Case for 10 Seconds

(Plastic DIP, SOIC or TSSOP Package)

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

260

ÎÎÎ

Î

ÎÎÎ

_

C

*Maximum Ratings are those values beyond which damage to the device may occur.

Functional operation should be restricted to the Recommended Operating Conditions.

†Derating — Plastic DIP: – 10 mW/

_

C from 65

_

to 125

_

C

SOIC Package: – 7 mW/

_

C from 65

_

to 125

_

C

TSSOP Package: – 6.1 mW/

_

C from 65

_

to 125

_

C

For high frequency or heavy load considerations, see Chapter 2 of the ON Semiconductor High–Speed CMOS Data Book (DL129/D).

RECOMMENDED OPERATING CONDITIONS

ÎÎÎÎ

Symbol

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Parameter

ÎÎÎ

Min

ÎÎ

Max

ÎÎÎ

Unit

ÎÎÎÎ

VCC

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

DC Supply Voltage (Referenced to GND)

ÎÎÎ

2.0

ÎÎ

6.0

ÎÎÎ

V

ÎÎÎÎ

Vin, Vout

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

DC Input Voltage, Output Voltage (Referenced to GND)

ÎÎÎ

0

ÎÎ

VCC

ÎÎÎ

V

ÎÎÎÎ

TA

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Operating Temperature, All Package Types

ÎÎÎ

– 55

ÎÎ

+ 125

ÎÎÎ

_

C

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

tr, tf

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Input Rise and Fall T ime VCC = 2.0 V

(Figure 1) VCC = 4.5 V

VCC = 6.0 V

ÎÎÎ

Î

ÎÎÎ

0

ÎÎ

1000

500

400

ÎÎÎ

Î

ÎÎÎ

ns

DC ELECTRICAL CHARACTERISTICS (Voltages Referenced to GND)

ÎÎÎÎ

ÎÎÎÎÎÎÎÎÎ

ÎÎÎÎ

ÎÎÎÎÎÎÎÎÎ

Guaranteed Limit

ÎÎÎ

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

Symbol

ÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎ

Parameter

ÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎ

Test Conditions

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

VCC

V

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

–55

_

C to

25

_

C

ÎÎÎ

Î

ÎÎÎ

v

85

_

C

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

v

125

_

C

ÎÎÎ

Î

ÎÎÎ

Unit

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

VIH

ÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎ

Minimum High–Level Input

Voltage

ÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎ

Vout = 0.1 V or VCC – 0.1 V

|Iout|

v

20 µA

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

2.0

3.0

4.5

6.0

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

1.5

2.1

3.15

4.2

ÎÎÎ

Î

ÎÎÎ

1.5

2.1

3.15

4.2

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

1.5

2.1

3.15

4.2

ÎÎÎ

Î

ÎÎÎ

V

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

VIL

ÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎ

Maximum Low–Level Input

Voltage

ÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎ

Vout = 0.1 V or VCC – 0.1 V

|Iout|

v

20 µA

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

2.0

3.0

4.5

6.0

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

0.5

0.9

1.35

1.8

ÎÎÎ

Î

ÎÎÎ

0.5

0.9

1.35

1.8

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

0.5

0.9

1.35

1.8

ÎÎÎ

Î

ÎÎÎ

V

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

VOH

ÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎ

Minimum High–Level Output

Voltage

ÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎ

Vin = VIH or VIL

|Iout|

v

20 µA

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

2.0

4.5

6.0

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

1.9

4.4

5.9

ÎÎÎ

Î

ÎÎÎ

1.9

4.4

5.9

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

1.9

4.4

5.9

ÎÎÎ

Î

ÎÎÎ

V

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

ÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎ

Vin = VIH or VIL |Iout|

v

2.4 mA

|Iout|

v

4.0 mA

|Iout|

v

5.2 mA

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

3.0

4.5

6.0

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

2.48

3.98

5.48

ÎÎÎ

Î

ÎÎÎ

2.34

3.84

5.34

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

2.20

3.70

5.20

ÎÎÎ

Î

ÎÎÎ

This device contains protection

circuitry to guard against damage

due to high static voltages or electric

fields. However, precautions must

be taken to avoid applications of any

voltage higher than maximum rated

voltages to this high–impedance cir-

cuit. For proper operation, Vin and

Vout should be constrained to the

range GND

v

(Vin or V out)

v

VCC.

Unused inputs must always be

tied to an appropriate logic voltage

level (e.g., either GND or VCC).

Unused outputs must be left open.

MC74HC164A

http://onsemi.com

3

DC ELECTRICAL CHARACTERISTICS (Voltages Referenced to GND)

ÎÎÎ

Unit

ÎÎÎÎÎÎÎÎÎ

Guaranteed Limit

ÎÎÎÎ

VCC

V

ÎÎÎÎÎÎÎÎÎ

Test Conditions

ÎÎÎÎÎÎÎÎÎ

Parameter

ÎÎÎÎ

Symbol

ÎÎÎ

Unit

ÎÎÎÎ

v

125

_

C

ÎÎÎ

v

85

_

C

ÎÎÎÎ

–55

_

C to

25

_

C

ÎÎÎÎ

VCC

V

ÎÎÎÎÎÎÎÎÎ

Test Conditions

ÎÎÎÎÎÎÎÎÎ

Parameter

ÎÎÎÎ

Symbol

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

VOL

ÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎ

Maximum Low–Level Output

Voltage

ÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎ

Vin = VIH or VIL

|Iout|

v

20 µA

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

2.0

4.5

6.0

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

0.1

ÎÎÎ

Î

ÎÎÎ

0.1

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

0.1

ÎÎÎ

Î

ÎÎÎ

V

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

ÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎ

Vin = VIH or VIL |Iout|

v

2.4 mA

|Iout|

v

4.0 mA

|Iout|

v

5.2 mA

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

3.0

4.5

6.0

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

0.26

ÎÎÎ

Î

ÎÎÎ

0.33

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

0.40

ÎÎÎ

Î

ÎÎÎ

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

Iin

ÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎ

Maximum Input Leakage

Current

ÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎ

Vin = VCC or GND

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

6.0

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

±0.1

ÎÎÎ

Î

ÎÎÎ

±1.0

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

±1.0

ÎÎÎ

Î

ÎÎÎ

µA

ÎÎÎÎ

ICC

ÎÎÎÎÎÎÎÎÎ

Maximum Quiescent Supply

Current (per Package)

ÎÎÎÎÎÎÎÎÎ

Vin = VCC or GND

Iout = 0 µA

ÎÎÎÎ

6.0

ÎÎÎÎ

4

ÎÎÎ

40

ÎÎÎÎ

160

ÎÎÎ

µA

NOTE:Information on typical parametric values can be found in Chapter 2 of the ON Semiconductor High–Speed CMOS Data Book

(DL129/D).

AC ELECTRICAL CHARACTERISTICS (CL = 50 pF, Input tr = tf = 6 ns)

ÎÎÎÎÎ

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

ÎÎÎÎ

ÎÎÎÎÎÎÎÎÎ

Guaranteed Limit

ÎÎÎ

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

Symbol

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Parameter

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

VCC

V

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

–55

_

C to

25

_

C

ÎÎÎ

Î

ÎÎÎ

v

85

_

C

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

v

125

_

C

ÎÎÎ

Î

ÎÎÎ

Unit

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

fmax

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Maximum Clock Frequency (50% Duty Cycle)

(Figures 1 and 4)

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

2.0

3.0

4.5

6.0

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

10

20

40

50

ÎÎÎ

Î

ÎÎÎ

10

20

35

45

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

10

20

30

40

ÎÎÎ

Î

ÎÎÎ

MHz

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

tPLH,

tPHL

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Maximum Propagation Delay, Clock to Q

(Figures 1 and 4)

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

2.0

3.0

4.5

6.0

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

160

100

32

27

ÎÎÎ

Î

ÎÎÎ

200

150

40

34

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

250

200

48

42

ÎÎÎ

Î

ÎÎÎ

ns

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

tPHL

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Maximum Propagation Delay, Reset to Q

(Figures 2 and 4)

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

2.0

3.0

4.5

6.0

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

175

100

35

30

ÎÎÎ

Î

ÎÎÎ

220

150

44

37

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

260

200

53

45

ÎÎÎ

Î

ÎÎÎ

ns

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

tTLH,

tTHL

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Maximum Output T ransition Time, Any Output

(Figures 1 and 4)

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

2.0

3.0

4.5

6.0

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

75

27

15

13

ÎÎÎ

Î

ÎÎÎ

95

32

19

16

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

110

36

22

19

ÎÎÎ

Î

ÎÎÎ

ns

ÎÎÎÎÎ

Cin

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Maximum Input Capacitance

ÎÎÎÎ

—

ÎÎÎÎ

10

ÎÎÎ

10

ÎÎÎÎ

10

ÎÎÎ

pF

NOTES:

1. For propagation delays with loads other than 50 pF , see Chapter 2 of the ON Semiconductor High–Speed CMOS Data Book (DL129/D).

2. Information on typical parametric values can be found in Chapter 2 of the ON Semiconductor High–Speed CMOS Data Book (DL129/D).

Typical @ 25°C, VCC = 5.0 V

CPD Power Dissipation Capacitance (Per Package)* 180 pF

*Used to determine the no–load dynamic power consumption: PD = CPD VCC2f + ICC VCC. For load considerations, see Chapter 2 of the

ON Semiconductor High–Speed CMOS Data Book (DL129/D).

MC74HC164A

http://onsemi.com

4

TIMING REQUIREMENTS (Input tr = tf = 6 ns)

ÎÎÎÎÎ

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

ÎÎÎÎ

ÎÎÎÎÎÎÎÎÎ

Guaranteed Limit

ÎÎÎ

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

Symbol

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Parameter

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

VCC

V

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

–55

_

C to

25

_

C

ÎÎÎ

Î

ÎÎÎ

v

85

_

C

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

v

125

_

C

ÎÎÎ

Î

ÎÎÎ

Unit

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

tsu

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Minimum Setup Time, A1 or A2 to Clock

(Figure 3)

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

2.0

3.0

4.5

6.0

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

25

15

7

5

ÎÎÎ

Î

ÎÎÎ

35

20

8

6

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

40

25

9

6

ÎÎÎ

Î

ÎÎÎ

ns

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

th

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Minimum Hold Time, Clock to A1 or A2

(Figure 3)

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

2.0

3.0

4.5

6.0

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

3

ÎÎÎ

Î

ÎÎÎ

3

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

3

ÎÎÎ

Î

ÎÎÎ

ns

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

trec

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Minimum Recovery T ime, Reset Inactive to Clock

(Figure 2)

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

2.0

3.0

4.5

6.0

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

3

ÎÎÎ

Î

ÎÎÎ

3

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

3

ÎÎÎ

Î

ÎÎÎ

ns

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

tw

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Minimum Pulse Width, Clock

(Figure 1)

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

2.0

3.0

4.5

6.0

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

50

26

12

10

ÎÎÎ

Î

ÎÎÎ

60

35

15

12

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

75

45

20

15

ÎÎÎ

Î

ÎÎÎ

ns

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

tw

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Minimum Pulse Width, Reset

(Figure 2)

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

2.0

3.0

4.5

6.0

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

50

26

12

10

ÎÎÎ

Î

ÎÎÎ

60

35

15

12

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

75

45

20

15

ÎÎÎ

Î

ÎÎÎ

ns

ÎÎÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎ

Î

ÎÎÎÎÎ

tr, tf

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Î

ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ

Maximum Input Rise and Fall T imes

(Figure 1)

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

2.0

3.0

4.5

6.0

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

1000

800

500

400

ÎÎÎ

Î

ÎÎÎ

1000

800

500

400

ÎÎÎÎ

Î

ÎÎ

Î

ÎÎ

Î

ÎÎÎÎ

1000

800

500

400

ÎÎÎ

Î

ÎÎÎ

ns

NOTE:Information on typical parametric values can be found in Chapter 2 of the ON Semiconductor High–Speed CMOS Data Book

(DL129/D).

MC74HC164A

http://onsemi.com

5

PIN DESCRIPTIONS

INPUTS

A1, A2 (Pins 1, 2)

Serial Data Inputs. Data at these inputs determine the data

to be entered into the first stage of the shift register. For a

high level to be entered into the shift register, both A1 and

A2 inputs must be high, thereby allowing one input to be

used as a data–enable input. When only one serial input is

used, the other must be connected to VCC.

Clock (Pin 8)

Shift Register Clock. A positive–going transition on this

pin shifts the data at each stage to the next stage. The shift

register is completely static, allowing clock rates down to

DC in a continuous or intermittent mode.

OUTPUTS

QA – QH (Pins 3, 4, 5, 6, 10, 11, 12, 13)

Parallel Shift Register Outputs. The shifted data is

presented at these outputs in true, or noninverted, form.

CONTROL INPUT

Reset (Pin 9)

Active–Low, Asynchronous Reset Input. A low voltage

applied to this input resets all internal flip–flops and sets

Outputs QA – QH to the low level state.

SWITCHING WAVEFORMS

tfVCC

GND

90%

50%

10% tw

tPLH tPHL

CLOCK

Q

tTLH tTHL

Figure 1.

RESET

trec

Figure 2.

tr

1/fmax

90%

50%

10%

VCC

GND

VCC

GND

Q

CLOCK 50%

50%

tPHL

tw

A1 OR A2

Figure 3.

VCC

GND

VCC

GND

50%

CLOCK

tsu th

VALID

*Includes all probe and jig capacitance

CL*

TEST POINT

DEVICE

UNDER

TEST

OUTPUT

Figure 4. Test Circuit

MC74HC164A

http://onsemi.com

6

TIMING DIAGRAM

A1

A2

CLOCK

RESET

8

1

2

9

D

R

Q

3 4 5 6 10 11 12 13

QAQBQCQDQEQFQGQH

EXPANDED LOGIC DIAGRAM

D

R

QD

R

QD

R

QD

R

QD

R

QD

R

QD

R

Q

CLOCK

RESET

A1

A2

QA

QB

QC

QD

QE

QF

QG

QH

MC74HC164A

http://onsemi.com

7

PACKAGE DIMENSIONS

PDIP–14

N SUFFIX

CASE 646–06

ISSUE L NOTES:

1. LEADS WITHIN 0.13 (0.005) RADIUS OF TRUE

POSITION AT SEATING PLANE AT MAXIMUM

MATERIAL CONDITION.

2. DIMENSION L TO CENTER OF LEADS WHEN

FORMED PARALLEL.

3. DIMENSION B DOES NOT INCLUDE MOLD

FLASH.

4. ROUNDED CORNERS OPTIONAL.

17

14 8

B

A

F

HG D K

C

N

L

J

M

SEATING

PLANE

DIM MIN MAX MIN MAX

MILLIMETERSINCHES

A0.715 0.770 18.16 19.56

B0.240 0.260 6.10 6.60

C0.145 0.185 3.69 4.69

D0.015 0.021 0.38 0.53

F0.040 0.070 1.02 1.78

G0.100 BSC 2.54 BSC

H0.052 0.095 1.32 2.41

J0.008 0.015 0.20 0.38

K0.115 0.135 2.92 3.43

L0.300 BSC 7.62 BSC

M0 10 0 10

N0.015 0.039 0.39 1.01

____

SOIC–14

D SUFFIX

CASE 751A–03

ISSUE F NOTES:

1. DIMENSIONING AND TOLERANCING PER ANSI

Y14.5M, 1982.

2. CONTROLLING DIMENSION: MILLIMETER.

3. DIMENSIONS A AND B DO NOT INCLUDE

MOLD PROTRUSION.

4. MAXIMUM MOLD PROTRUSION 0.15 (0.006)

PER SIDE.

5. DIMENSION D DOES NOT INCLUDE DAMBAR

PROTRUSION. ALLOWABLE DAMBAR

PROTRUSION SHALL BE 0.127 (0.005) TOTAL

IN EXCESS OF THE D DIMENSION AT

MAXIMUM MATERIAL CONDITION.

–A–

–B–

G

P7 PL

14 8

71 M

0.25 (0.010) B M

S

B

M

0.25 (0.010) A S

T

–T–

F

RX 45

SEATING

PLANE D14 PL K

C

J

M

_

DIM MIN MAX MIN MAX

INCHESMILLIMETERS

A8.55 8.75 0.337 0.344

B3.80 4.00 0.150 0.157

C1.35 1.75 0.054 0.068

D0.35 0.49 0.014 0.019

F0.40 1.25 0.016 0.049

G1.27 BSC 0.050 BSC

J0.19 0.25 0.008 0.009

K0.10 0.25 0.004 0.009

M0 7 0 7

P5.80 6.20 0.228 0.244

R0.25 0.50 0.010 0.019

____

MC74HC164A

http://onsemi.com

8

PACKAGE DIMENSIONS

TSSOP–14

DT SUFFIX

CASE 948G–01

ISSUE O

DIM MIN MAX MIN MAX

INCHESMILLIMETERS

A4.90 5.10 0.193 0.200

B4.30 4.50 0.169 0.177

C––– 1.20 ––– 0.047

D0.05 0.15 0.002 0.006

F0.50 0.75 0.020 0.030

G0.65 BSC 0.026 BSC

H0.50 0.60 0.020 0.024

J0.09 0.20 0.004 0.008

J1 0.09 0.16 0.004 0.006

K0.19 0.30 0.007 0.012

K1 0.19 0.25 0.007 0.010

L6.40 BSC 0.252 BSC

M0 8 0 8

NOTES:

1. DIMENSIONING AND TOLERANCING PER ANSI

Y14.5M, 1982.

2. CONTROLLING DIMENSION: MILLIMETER.

3. DIMENSION A DOES NOT INCLUDE MOLD FLASH,

PROTRUSIONS OR GATE BURRS. MOLD FLASH

OR GATE BURRS SHALL NOT EXCEED 0.15

(0.006) PER SIDE.

4. DIMENSION B DOES NOT INCLUDE INTERLEAD

FLASH OR PROTRUSION. INTERLEAD FLASH OR

PROTRUSION SHALL NOT EXCEED

0.25 (0.010) PER SIDE.

5. DIMENSION K DOES NOT INCLUDE DAMBAR

PROTRUSION. ALLOWABLE DAMBAR

PROTRUSION SHALL BE 0.08 (0.003) TOTAL IN

EXCESS OF THE K DIMENSION AT MAXIMUM

MATERIAL CONDITION.

6. TERMINAL NUMBERS ARE SHOWN FOR

REFERENCE ONLY.

7. DIMENSION A AND B ARE TO BE DETERMINED

AT DATUM PLANE –W–.

____

S

U0.15 (0.006) T

2X L/2

S

U

M

0.10 (0.004) V S

T

L–U–

SEATING

PLANE

0.10 (0.004)

–T–

ÇÇ

SECTION N–N

DETAIL E

JJ1

K

K1

ÉÉ

DETAIL E

F

M

–W–

0.25 (0.010)

8

14

7

1

PIN 1

IDENT.

H

G

A

D

C

B

S

U0.15 (0.006) T

–V–

14X REFK

N

ON Semiconductor and are trademarks of Semiconductor Components Industries, LLC (SCILLC). SCILLC reserves the right to make changes

without further notice to any products herein. SCILLC makes no warranty , representation or guarantee regarding the suitability of its products for any particular

purpose, nor does SCILLC assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability,

including without limitation special, consequential or incidental damages. “Typical” parameters which may be provided in SCILLC data sheets and/or

specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including “T ypicals” must be

validated for each customer application by customer’s technical experts. SCILLC does not convey any license under its patent rights nor the rights of others.

SCILLC products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body , or other applications

intended to support or sustain life, or for any other application in which the failure of the SCILLC product could create a situation where personal injury or

death may occur. Should Buyer purchase or use SCILLC products for any such unintended or unauthorized application, Buyer shall indemnify and hold

SCILLC and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable

attorney fees arising out of, directly or indirectly , any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim

alleges that SCILLC was negligent regarding the design or manufacture of the part. SCILLC is an Equal Opportunity/Af firmative Action Employer.

PUBLICATION ORDERING INFORMATION

CENTRAL/SOUTH AMERICA:

Spanish Phone: 303–308–7143 (Mon–Fri 8:00am to 5:00pm MST)

Email: ONlit–spanish@hibbertco.com

ASIA/PACIFIC: LDC for ON Semiconductor – Asia Support

Phone: 303–675–2121 (Tue–Fri 9:00am to 1:00pm, Hong Kong Time)

Toll Free from Hong Kong & Singapore:

001–800–4422–3781

Email: ONlit–asia@hibbertco.com

JAPAN: ON Semiconductor , Japan Customer Focus Center

4–32–1 Nishi–Gotanda, Shinagawa–ku, Tokyo, Japan 141–8549

Phone: 81–3–5740–2745

Email: r14525@onsemi.com

ON Semiconductor Website : http://onsemi.com

For additional information, please contact your local

Sales Representative.

MC74HC164A/D

NORTH AMERICA Literature Fulfillment:

Literature Distribution Center for ON Semiconductor

P.O. Box 5163, Denver , Colorado 80217 USA

Phone: 303–675–2175 or 800–344–3860 Toll Free USA/Canada

Fax: 303–675–2176 or 800–344–3867 Toll Free USA/Canada

Email: ONlit@hibbertco.com

Fax Response Line: 303–675–2167 or 800–344–3810 Toll Free USA/Canada

N. American Technical Support: 800–282–9855 Toll Free USA/Canada

EUROPE: LDC for ON Semiconductor – European Support

German Phone: (+1) 303–308–7140 (M–F 1:00pm to 5:00pm Munich T ime)

Email: ONlit–german@hibbertco.com

French Phone: (+1) 303–308–7141 (M–F 1:00pm to 5:00pm Toulouse Time)

Email: ONlit–french@hibbertco.com

English Phone: (+1) 303–308–7142 (M–F 12:00pm to 5:00pm UK Time)

Email: ONlit@hibbertco.com

EUROPEAN TOLL–FREE ACCESS*: 00–800–4422–3781

*Available from Germany, France, Italy, England, Ireland