Semiconductor Components Industries, LLC, 2001
December, 2001 – Rev. 5 1Publication Order Number:
MC74VHC244/D
MC74VHC244
Octal Bus Buffer
The MC74VHC244 is an advanced high speed CMOS octal bus
buffer fabricated with silicon gate CMOS technology.
The MC74VHC244 is a noninverting 3–state buffer, and has two
active–low output enables. This device is designed to be used with
3–state memory address drivers, etc.
The internal circuit is composed of three stages, including a buffer
output which provides high noise immunity and stable output. The
inputs tolerate voltages up to 7 V, allowing the interface of 5 V systems
to 3 V systems.
•High Speed: tPD = 3.9 ns (Typ) at VCC = 5 V
•Low Power Dissipation: ICC = 4 µA (Max) at TA = 25°C
•High Noise Immunity: VNIH = VNIL = 28% VCC
•Power Down Protection Provided on Inputs
•Balanced Propagation Delays
•Designed for 2 V to 5.5 V Operating Range
•Low Noise: VOLP = 0.9 V (Max)
•Pin and Function Compatible with Other Standard Logic Families
•Latchup Performance Exceeds 300 mA
•ESD Performance: HBM > 2000 V; Machine Model > 200 V
•Chip Complexity: 136 FETs
This device contains protection circuitry to guard against damage due to
high static voltages or electric fields. However, precautions must be taken to
avoid applications of any voltage higher than maximum rated voltages to
this high–impedance circuit. For proper operation, Vin and Vout should be
constrained to the range GND (Vin or Vout) VCC.
Unused inputs must always be tied to an appropriate logic voltage level
(e.g., either GND or VCC). Unused outputs must be left open.
DATA
INPUTS
A1
A2
A3
A4
B1
B2
B3
B4 17
15
13
11
8
6
4
218
16
14
12
9
7
5
3YB4
YB3
YB2
YB1
YA4
YA3
YA2
YA1
NONINVERTING
OUTPUTS
OUTPUT
ENABLES
OEA
OEB
1
19
Figure 1. LOGIC DIAGRAM
http://onsemi.com
DW SUFFIX
20–LEAD SOIC WIDE PACKAGE
CASE 751D
DT SUFFIX
20–LEAD TSSOP PACKAGE
CASE 948E
M SUFFIX
20–LEAD SOIC EIAJ PACKAGE
CASE 967
A3
A2
YB4
A1
OEA
GND
YB1
A4
YB2
YB3 5
4
3
2
1
10
9
8
7
6
14
15
16
17
18
19
20
11
12
13
YA2
B4
YA1
OEB
VCC
B1
YA4
B2
YA3
B3
PIN ASSIGNMENT
A = Assembly Location
WL, L = Wafer Lot
YY, Y = Year
WW, W = Work Week
VHC244
AWLYYWW
VHC
244
ALYW
74VHC244
AWLYWW
DEVICE MARKING
1
20
See detailed ordering and shipping information in the
Ordering Information Table on page 3 of this data sheet.
ORDERING INFORMATION
1
20
1
20
MC74VHC244
http://onsemi.com
2
MAXIMUM RATINGS (Note 1)
Symbol Parameter Value Unit
VCC Positive DC Supply Voltage –0.5 to +7.0 V
VIN Digital Input Voltage –0.5 to +7.0 V
VOUT DC Output Voltage –0.5 to VCC +0.5 V
IIK Input Diode Current –20 mA
IOK Output Diode Current 20 mA
IOUT DC Output Current, per Pin 25 mA
ICC DC Supply Current, VCC and GND Pins 75 mA
PDPower Dissipation in Still Air SOIC Package
TSSOP 500
450 mW
TSTG Storage Temperature Range –65 to +150 °C
VESD ESD Withstand Voltage Human Body Model (Note 2)
Machine Model (Note 3)
Charged Device Model (Note 4)
>2000
>200
>2000
V
ILATCH–UP Latch–Up Performance Above VCC and Below GND at 125°C (Note 5) 300 mA
JA Thermal Resistance, Junction to Ambient SOIC Package
TSSOP 96
128 °C/W
1. Maximum Ratings are those values beyond which damage to the device may occur. Functional operation should be restricted to the
Recommended Operating Conditions.
2. Tested to EIA/JESD22–A114–A
3. Tested to EIA/JESD22–A115–A
4. Tested to JESD22–C101–A
5. Tested to EIA/JESD78
RECOMMENDED OPERATING CONDITIONS
Symbol Characteristics Min Max Unit
VCC DC Supply Voltage 2.0 5.5 V
VIN DC Input Voltage 0 5.5 V
VOUT DC Output Voltage 0 VCC V
TAOperating Temperature Range, all Package Types –55 125 °C
tr, tfInput Rise or Fall Time VCC = 3.3 V + 0.3 V
VCC = 5.0 V + 0.5 V 0 100
20 ns/V
DEVICE JUNCTION TEMPERATURE VERSUS
TIME TO 0.1% BOND FAILURES
Junction
Temperature °CTime, Hours Time, Years
80 1,032,200 117.8
90 419,300 47.9
100 178,700 20.4
110 79,600 9.4
120 37,000 4.2
130 17,800 2.0
140 8,900 1.0
1
1 10 100 1000
TIME, YEARS
NORMALIZED FAILURE RATE
TJ= 80 C°
TJ= 90 C°
TJ= 100 C°
TJ= 110 C°
TJ= 130 C°
TJ= 120 C°
FAILURE RATE OF PLASTIC = CERAMIC
UNTIL INTERMETALLICS OCCUR
Figure 2. Failure Rate vs. Time Junction Temperature
MC74VHC244
http://onsemi.com
3
DC CHARACTERISTICS (Voltages Referenced to GND)
VCC TA = 25°C TA ≤ 85°C –55°C ≤ TA ≤ 125°C
Symbol Parameter Condition (V) Min Typ Max Min Max Min Max Unit
VIH Minimum High–Level
Input Voltage 2.0
3.0 to
5.5
1.5
VCCX
0.7
1.5
VCCX
0.7
1.5
VCCX
0.7
1.5
VCCX
0.7
V
VIL Maximum Low–Level
Input Voltage 2.0
3.0 to
5.5
0.5
VCCX
0.3
0.5
VCCX
0.3
0.5
VCCX
0.3
V
VOH Maximum High–Level
Output Voltage VIN = VIH or VIL
IOH = –50 µA2.0
3.0
4.5
1.9
2.9
4.4
2.0
3.0
4.5
1.9
2.9
4.4
1.9
2.9
4.4
V
VIN = VIH or VIL
IOH = –4 mA
IOH = –8 mA 3.0
4.5 2.58
3.94 2.48
3.8 2.34
3.66
VOL Maximum Low–Level
Output Voltage VIN = VIH or VIL
IOL = 50 µA2.0
3.0
4.5
0.0
0.0
0.0
0.1
0.1
0.1
0.1
0.1
0.1
0.1
0.1
0.1
V
VIN = VIH or VIL
IOH = 4 mA
IOH = 8 mA 3.0
4.5 0.36
0.36 0.44
0.44 0.52
0.52
IIN Input Leakage Current VIN = 5.5 V or GND 0 to
5.5 ±0.1 ±1.0 ±1.0 µA
IOZ Maximum 3–State
Leakage Current VIN = VIH or VIL
VOUT = VCC or GND
5.5 ±0.25 ±2.5 ±2.5 µA
ICC Maximum Quiescent
Supply Current
(per package)
VIN = VCC or GND 5.5 4.0 40.0 40.0 µA
ORDERING INFORMATION
Device Package Shipping
MC74VHC244DW SOIC WIDE 38 Units/Rail
MC74VHC244DWR2 SOIC WIDE 1000/Tape & Reel
MC74VHC244DT TSSOP 75 Units/Rail
MC74VHC244DTR2 TSSOP 2500/Tape & Reel
MC74VHC244M SOIC EIAJ 1600 Units/Box
MC74VHC244MEL SOIC EIAJ 2000/Tape & Reel
FUNCTION TABLE
INPUTS OUTPUTS
OEA, OEB A, B YA, YB
L L L
L H H
H X Z
MC74VHC244
http://onsemi.com
4
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
AC ELECTRICAL CHARACTERISTICS (Input tr = tf = 3.0 ns)
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
TA = 25°C
ÎÎÎÎÎ
Î
ÎÎÎ
Î
ÎÎÎÎÎ
TA 85°C
ÎÎÎÎÎ
Î
ÎÎÎ
Î
ÎÎÎÎÎ
–55°C TA
125°C
ÎÎ
ÎÎ
ÎÎ
ÎÎÎÎ
ÎÎÎÎ
Symbol
ÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎ
Parameter
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
Test Conditions
ÎÎÎ
ÎÎÎ
Min
ÎÎÎ
ÎÎÎ
Typ
ÎÎÎ
ÎÎÎ
Max
ÎÎÎ
ÎÎÎ
Min
ÎÎÎ
ÎÎÎ
Max
ÎÎÎ
ÎÎÎ
Min
ÎÎÎ
ÎÎÎ
Max
ÎÎ
ÎÎ
Unit
ÎÎÎÎ
ÎÎÎÎ
tPLH,
tPHL
ÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎ
Maximum Propagation
Delay, A to YA or
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
VCC = 3.3 ± 0.3V CL = 15pF
CL = 50pF
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
5.8
8.3
ÎÎÎ
ÎÎÎ
8.4
11.9
ÎÎÎ
ÎÎÎ
1.0
1.0
ÎÎÎ
ÎÎÎ
10.0
13.5
ÎÎÎ
ÎÎÎ
1.0
1.0
ÎÎÎ
ÎÎÎ
11.0
14.5
ÎÎ
ÎÎ
ns
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
B to YB
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
VCC = 5.0 ± 0.5V CL = 15pF
CL = 50pF
ÎÎÎ
Î
Î
Î
ÎÎÎ
ÎÎÎ
Î
Î
Î
ÎÎÎ
3.9
5.4
ÎÎÎ
Î
Î
Î
ÎÎÎ
5.5
7.5
ÎÎÎ
Î
Î
Î
ÎÎÎ
1.0
1.0
ÎÎÎ
Î
Î
Î
ÎÎÎ
6.5
8.5
ÎÎÎ
Î
Î
Î
ÎÎÎ
1.0
1.0
ÎÎÎ
Î
Î
Î
ÎÎÎ
7.5
9.5
ÎÎ
ÎÎ
ÎÎ
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
tPZL,
tPZH
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Output Enable Time
OEA to YA or
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
VCC = 3.3 ± 0.3V CL = 15pF
RL = 1kΩCL = 50pF
ÎÎÎ
Î
Î
Î
ÎÎÎ
ÎÎÎ
Î
Î
Î
ÎÎÎ
6.6
9.1
ÎÎÎ
Î
Î
Î
ÎÎÎ
10.6
14.1
ÎÎÎ
Î
Î
Î
ÎÎÎ
1.0
1.0
ÎÎÎ
Î
Î
Î
ÎÎÎ
12.5
16.0
ÎÎÎ
Î
Î
Î
ÎÎÎ
1.0
1.0
ÎÎÎ
Î
Î
Î
ÎÎÎ
13.5
17.0
ÎÎ
ÎÎ
ÎÎ
ns
ÎÎÎÎ
ÎÎÎÎ
ÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎ
OEB to YB
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
VCC = 5.0 ± 0.5V CL = 15pF
RL = 1kΩCL = 50pF
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
4.7
6.2
ÎÎÎ
ÎÎÎ
7.3
9.3
ÎÎÎ
ÎÎÎ
1.0
1.0
ÎÎÎ
ÎÎÎ
8.5
10.5
ÎÎÎ
ÎÎÎ
1.0
1.0
ÎÎÎ
ÎÎÎ
9.5
11.5
ÎÎ
ÎÎ
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
tPLZ,
tPHZ
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Output Disable Time
OEA to YA or
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
VCC = 3.3 ± 0.3V CL = 50pF
RL = 1kΩ
ÎÎÎ
Î
Î
Î
ÎÎÎ
ÎÎÎ
Î
Î
Î
ÎÎÎ
10.3
ÎÎÎ
Î
Î
Î
ÎÎÎ
14.0
ÎÎÎ
Î
Î
Î
ÎÎÎ
1.0
ÎÎÎ
Î
Î
Î
ÎÎÎ
16.0
ÎÎÎ
Î
Î
Î
ÎÎÎ
1.0
ÎÎÎ
Î
Î
Î
ÎÎÎ
17.0
ÎÎ
ÎÎ
ÎÎ
ns
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
OEB to YB
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
VCC = 5.0 ± 0.5V CL = 50pF
RL = 1kΩ
ÎÎÎ
Î
Î
Î
ÎÎÎ
ÎÎÎ
Î
Î
Î
ÎÎÎ
6.7
ÎÎÎ
Î
Î
Î
ÎÎÎ
9.2
ÎÎÎ
Î
Î
Î
ÎÎÎ
1.0
ÎÎÎ
Î
Î
Î
ÎÎÎ
10.5
ÎÎÎ
Î
Î
Î
ÎÎÎ
1.0
ÎÎÎ
Î
Î
Î
ÎÎÎ
11.5
ÎÎ
ÎÎ
ÎÎ
ÎÎÎÎ
ÎÎÎÎ
tOSLH,
tOSHL
ÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎ
Output to Output Skew
ÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
VCC = 3.3 ± 0.3V CL = 50pF
(Note 6)
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
1.5
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
1.5
ÎÎÎ
ÎÎÎ
ÎÎÎ
ÎÎÎ
1.5
ÎÎ
ÎÎ
ns
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
VCC = 5.0 ± 0.5V CL = 50pF
(Note 6)
ÎÎÎ
Î
Î
Î
ÎÎÎ
ÎÎÎ
Î
Î
Î
ÎÎÎ
ÎÎÎ
Î
Î
Î
ÎÎÎ
1.0
ÎÎÎ
Î
Î
Î
ÎÎÎ
ÎÎÎ
Î
Î
Î
ÎÎÎ
1.0
ÎÎÎ
Î
Î
Î
ÎÎÎ
ÎÎÎ
Î
Î
Î
ÎÎÎ
1.5
ÎÎ
ÎÎ
ÎÎ
ÎÎÎÎ
Î
ÎÎ
Î
ÎÎÎÎ
Cin
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Maximum Input
Capacitance
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
ÎÎÎ
Î
Î
Î
ÎÎÎ
ÎÎÎ
Î
Î
Î
ÎÎÎ
4
ÎÎÎ
Î
Î
Î
ÎÎÎ
10
ÎÎÎ
Î
Î
Î
ÎÎÎ
ÎÎÎ
Î
Î
Î
ÎÎÎ
10
ÎÎÎ
Î
Î
Î
ÎÎÎ
ÎÎÎ
Î
Î
Î
ÎÎÎ
10
ÎÎ
ÎÎ
ÎÎ
pF
ÎÎÎÎ
Î
ÎÎ
Î
Î
ÎÎ
Î
ÎÎÎÎ
Cout
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎ
Î
Î
ÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Maximum Three–State
Output Capacitance
(Output in High–
Impedance State)
ÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎ
Î
Î
ÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎ
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
6
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
ÎÎÎ
Î
Î
Î
Î
Î
Î
ÎÎÎ
ÎÎ
ÎÎ
ÎÎ
ÎÎ
pF
Typical @ 25°C, VCC = 5.0V
CPD Power Dissipation Capacitance (Note 7) 19 pF
6. Parameter guaranteed by design. tOSLH = |tPLHm – tPLHn|, tOSHL = |tPHLm – tPHLn|.
7. CPD is defined as the value of the internal equivalent capacitance which is calculated from the operating current consumption without load.
Average operating current can be obtained by the equation: ICC(OPR) = CPD VCC fin + ICC/8 (per bit). CPD is used to determine the no–load
dynamic power consumption; PD = CPD VCC2 fin + ICC VCC.
NOISE CHARACTERISTICS (Input tr = tf = 3.0 ns, CL = 50pF, VCC = 5.0 V)
TA = 25°C
Symbol Parameter Typ Max Unit
VOLP Quiet Output Maximum Dynamic VOL 0.6 0.9 V
VOLV Quiet Output Minimum Dynamic VOL – 0.6 – 0.9 V
VIHD Minimum High Level Dynamic Input Voltage 3.5 V
VILD Maximum Low Level Dynamic Input Voltage 1.5 V
MC74VHC244
http://onsemi.com
5
Figure 3. Figure 4.
VCC
GND
A or B
YA or YB
50%
50% VCC
tPLH tPHL
OEA or OEB
YA or YB
YA or YB
50%
50% VCC
50% VCC
tPZL tPLZ
tPZH tPHZ
VCC
GND
HIGH
IMPEDANCE
VOL +0.3V
VOH -0.3V
HIGH
IMPEDANCE
*Includes all probe and jig capacitance
CL*
TEST POINT
DEVICE
UNDER
TEST
OUTPUT
Figure 5. Test Circuit
*Includes all probe and jig capacitance
CL*
TEST POINT
DEVICE
UNDER
TEST
OUTPUT
Figure 6. Test Circuit
CONNECT TO VCC WHEN
TESTING tPLZ AND tPZL.
CONNECT TO GND WHEN
TESTING tPHZ AND tPZH.
1 kΩ
TEST CIRCUITS
SWITCHING WAVEFORMS
Figure 7. Input Equivalent Circuit
INPUT
MC74VHC244
http://onsemi.com
6
OUTLINE DIMENSIONS
CASE 751D–05
ISSUE F
DW SUFFIX
20
1
11
10
B20X
H10X
C
L
18X A1
A
SEATING
PLANE
hX 45
E
D
M
0.25 M
B
M
0.25 S
AS
B
T
eT
B
A
DIM MIN MAX
MILLIMETERS
A2.35 2.65
A1 0.10 0.25
B0.35 0.49
C0.23 0.32
D12.65 12.95
E7.40 7.60
e1.27 BSC
H10.05 10.55
h0.25 0.75
L0.50 0.90
0 7
NOTES:
1. DIMENSIONS ARE IN MILLIMETERS.
2. INTERPRET DIMENSIONS AND TOLERANCES
PER ASME Y14.5M, 1994.
3. DIMENSIONS D AND E DO NOT INCLUDE MOLD
PROTRUSION.
4. MAXIMUM MOLD PROTRUSION 0.15 PER SIDE.
5. DIMENSION B DOES NOT INCLUDE DAMBAR
PROTRUSION. ALLOWABLE PROTRUSION SHALL
BE 0.13 TOTAL IN EXCESS OF B DIMENSION AT
MAXIMUM MATERIAL CONDITION.

SOIC
CASE 948E–02
ISSUE A
TSSOP
DIM
A
MIN MAX MIN MAX
INCHES
6.60 0.260
MILLIMETERS
B4.30 4.50 0.169 0.177
C1.20 0.047
D0.05 0.15 0.002 0.006
F0.50 0.75 0.020 0.030
G0.65 BSC 0.026 BSC
H0.27 0.37 0.011 0.015
J0.09 0.20 0.004 0.008
J1 0.09 0.16 0.004 0.006
K0.19 0.30 0.007 0.012
K1 0.19 0.25 0.007 0.010
L6.40 BSC 0.252 BSC
M0 8 0 8

NOTES:
1. DIMENSIONING AND TOLERANCING PER ANSI
Y14.5M, 1982.
2. CONTROLLING DIMENSION: MILLIMETER.
3. DIMENSION A DOES NOT INCLUDE MOLD FLASH,
PROTRUSIONS OR GATE BURRS. MOLD FLASH
OR GATE BURRS SHALL NOT EXCEED 0.15
(0.006) PER SIDE.
4. DIMENSION B DOES NOT INCLUDE INTERLEAD
FLASH OR PROTRUSION. INTERLEAD FLASH OR
PROTRUSION SHALL NOT EXCEED 0.25 (0.010)
PER SIDE.
5. DIMENSION K DOES NOT INCLUDE DAMBAR
PROTRUSION. ALLOWABLE DAMBAR
PROTRUSION SHALL BE 0.08 (0.003) TOTAL IN
EXCESS OF THE K DIMENSION AT MAXIMUM
MATERIAL CONDITION.
6. TERMINAL NUMBERS ARE SHOWN FOR
REFERENCE ONLY.
7. DIMENSION A AND B ARE TO BE DETERMINED
AT DATUM PLANE -W-.
ÍÍÍÍ
ÍÍÍÍ
ÍÍÍÍ
110
1120
PIN 1
IDENT
A
B
–T–
0.100 (0.004)
C
DGH
SECTION N–N
K
K1
JJ1
N
N
M
F
–W–
SEATING
PLANE
–V–
–U–
S
U
M
0.10 (0.004) V S
T
20X REFK
L
L/2
2X
S
U0.15 (0.006) T
DETAIL E
0.25 (0.010)
DETAIL E
6.40 0.252
--- ---
S
U0.15 (0.006) T
DT SUFFIX
MC74VHC244
http://onsemi.com
7
OUTLINE DIMENSIONS
CASE 967–01
ISSUE O
M SUFFIX
DIM MIN MAX MIN MAX
INCHES
--- 2.05 --- 0.081
MILLIMETERS
0.05 0.20 0.002 0.008
0.35 0.50 0.014 0.020
0.18 0.27 0.007 0.011
12.35 12.80 0.486 0.504
5.10 5.45 0.201 0.215
1.27 BSC 0.050 BSC
7.40 8.20 0.291 0.323
0.50 0.85 0.020 0.033
1.10 1.50 0.043 0.059
0
0.70 0.90 0.028 0.035
--- 0.81 --- 0.032
A1
HE
Q1
LE
10 0
10
NOTES:
1. DIMENSIONING AND TOLERANCING PER ANSI
Y14.5M, 1982.
2. CONTROLLING DIMENSION: MILLIMETER.
3. DIMENSIONS D AND E DO NOT INCLUDE MOLD
FLASH OR PROTRUSIONS AND ARE MEASURED
AT THE PARTING LINE. MOLD FLASH OR
PROTRUSIONS SHALL NOT EXCEED 0.15 (0.006)
PER SIDE.
4. TERMINAL NUMBERS ARE SHOWN FOR
REFERENCE ONLY.
5. THE LEAD WIDTH DIMENSION (b) DOES NOT
INCLUDE DAMBAR PROTRUSION. ALLOWABLE
DAMBAR PROTRUSION SHALL BE 0.08 (0.003)
TOTAL IN EXCESS OF THE LEAD WIDTH
DIMENSION AT MAXIMUM MATERIAL CONDITION.
DAMBAR CANNOT BE LOCATED ON THE LOWER
RADIUS OR THE FOOT. MINIMUM SPACE
BETWEEN PROTRUSIONS AND ADJACENT LEAD
TO BE 0.46 ( 0.018).
HE
A1
LEQ1
c
A
ZD
E
20
110
11
b
M
0.13 (0.005)
e
0.10 (0.004)
VIEW P
DETAIL P
M
L
A
b
c
D
E
e
L
M
Z
SOIC EIAJ
MC74VHC244
http://onsemi.com
8
ON Semiconductor and are trademarks of Semiconductor Components Industries, LLC (SCILLC). SCILLC reserves the right to make changes
without further notice to any products herein. SCILLC makes no warranty , representation or guarantee regarding the suitability of its products for any particular
purpose, nor does SCILLC assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability,
including without limitation special, consequential or incidental damages. “Typical” parameters which may be provided in SCILLC data sheets and/or
specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including “Typicals” must be
validated for each customer application by customer’s technical experts. SCILLC does not convey any license under its patent rights nor the rights of others.
SCILLC products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications
intended to support or sustain life, or for any other application in which the failure of the SCILLC product could create a situation where personal injury or
death may occur. Should Buyer purchase or use SCILLC products for any such unintended or unauthorized application, Buyer shall indemnify and hold
SCILLC and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable
attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim
alleges that SCILLC was negligent regarding the design or manufacture of the part. SCILLC is an Equal Opportunity/Affirmative Action Employer.
PUBLICATION ORDERING INFORMATION
JAPAN: ON Semiconductor, Japan Customer Focus Center
4–32–1 Nishi–Gotanda, Shinagawa–ku, Tokyo, Japan 141–0031
Phone: 81–3–5740–2700
Email: r14525@onsemi.com
ON Semiconductor Website: http://onsemi.com
For additional information, please contact your local
Sales Representative.
MC74VHC244/D
Literature Fulfillment:
Literature Distribution Center for ON Semiconductor
P.O. Box 5163, Denver , Colorado 80217 USA
Phone: 303–675–2175 or 800–344–3860 Toll Free USA/Canada
Fax: 303–675–2176 or 800–344–3867 Toll Free USA/Canada
Email: ONlit@hibbertco.com
N. American Technical Support: 800–282–9855 Toll Free USA/Canada